· cpu / memory
阻抗匹配到底匹配什么：源端、负载端和终端
从电路节点到 DDR5：一步步理解高速信号反射（6）
“做好阻抗匹配”经常被当成一句结论，但它没有说明匹配谁、匹配到哪里、在什么工作状态下匹配。把源端和负载端分开，问题就会清楚。
1. 匹配的是波看到的阻抗
对低损耗传输线，特性阻抗常用近似：
\[Z_0\approx\sqrt{\frac{L}{C}}\]$Z_0$ 是线的属性。它不是线长，也不是驱动器数据手册上唯一的“输出电阻”。当波还没有遇到边界时，线对波呈现这个电压电流比。
在负载端，匹配条件是：
\[Z_L\approx Z_0\]代入反射系数：
\[\Gamma_L=\frac{Z_L-Z_0}{Z_L+Z_0}\approx0\]2. 负载端终端
最直接的办法是在接收端放置接近 $Z_0$ 的终端：
传输线 ───────── 接收器
|
ZT
|
VSS/VDD
对于不同接口，终端可能是并联电阻、分压终端、AC 终端或芯片内部的可编程 ODT。具体结构取决于电压摆幅、功耗、共模范围和协议要求。
负载端匹配的优点是反射到达负载时立即被吸收，缺点通常是静态功耗或电压摆幅方面的代价。
3. 源端串联终端
另一种办法是在源端增加串联电阻，使源端等效阻抗接近 $Z_0$：
驱动器 ── Rs ───────── 传输线 ───── 负载
源端反射系数为：
\[\Gamma_S=\frac{Z_S-Z_0}{Z_S+Z_0}\]如果 $Z_S\approx Z_0$，反射波返回源端时不会再次被强烈反射。
源端串联终端通常不会像并联终端那样持续消耗直流功率，但它会改变初始分压和边沿速度，必须一起验证时序和摆幅。
AC 终端
AC 终端通常由电阻和电容串联组成。边沿到来时，电容允许这条支路暂时吸收高频能量；直流稳定后，电容充电，支路电流显著减小。因此它可以降低静态功耗，但终端效果会随频率、脉冲宽度和电容值变化，不能当作一个在所有状态下都等于 $Z_0$ 的纯电阻。
4. 反射功率和匹配的另一个观察角度
对无损传输线，反射电压为 $V^- = \Gamma_L V^+$。由于波阻抗相同，反射功率占入射功率的比例为：
\[\frac{P_\mathrm{reflected}}{P_\mathrm{incident}}=\lvert\Gamma_L\rvert^2\]因此匹配时 $\Gamma_L=0$，没有反射功率；理想开路或短路时 $\lvert\Gamma_L\rvert=1$，没有功率被负载吸收。
如果沿传输线观察电压的最大值和最小值，入射波与反射波会形成驻波：
\[V_\mathrm{max}=\lvert V^+\rvert(1+\lvert\Gamma_L\rvert)\] \[V_\mathrm{min}=\lvert V^+\rvert(1-\lvert\Gamma_L\rvert)\]于是驻波比为：
\[\mathrm{VSWR}=\frac{V_\mathrm{max}}{V_\mathrm{min}} =\frac{1+\lvert\Gamma_L\rvert}{1-\lvert\Gamma_L\rvert}\]匹配时 VSWR 为 1；失配越严重，VSWR 越大。
5. 数字接口不等于最大功率传输
经典电路里常见“源阻抗等于负载阻抗”的最大功率传输条件。数字信号完整性中的终端设计目标通常不同：
目标：在采样时间内减少反射和波形畸变
约束：功耗、摆幅、上升时间、串扰、PVT 和面积
因此“匹配”不一定意味着把所有电阻都调成同一个数，也不代表系统追求最大功率。它意味着在相关传播路径和工作状态下，使边界对波的扰动可接受。
6. 匹配不是越强越好
如果把终端电阻做得过小，可能导致：
- 驱动器需要提供更大的电流；
- 电压摆幅降低；
- 静态功耗增加；
- 电源噪声和同时切换噪声变差。
如果终端过大，反射可能变强，建立时间变长。最终值要由通道、驱动器、接收器和协议时序共同决定。
本篇结论
Z0：传输线属性
ZS：源端等效阻抗
ZL：负载端等效阻抗
ΓS：源端反射系数
ΓL：负载端反射系数
ODT 和 RON 的区别，正是“负载端终端”和“源端驱动器阻抗”这两个层次的区别。下一篇先不进入 DDR5，而是把两端反射如何形成振铃、过冲和眼图闭合串起来。
References
- Characteristic impedance：$Z_0$ 的定义、匹配负载和无反射条件。
- Transmission line：输入阻抗、反射系数和不同终端的行为。